 |
產(chǎn)品型號(hào)：w4100
產(chǎn)品代碼：
產(chǎn)品價(jià)格：
折 扣 率： 0
最后更新：2021-06-29
關(guān) 注 度：2807
生產(chǎn)企業(yè)：北京聞亭泰科技術(shù)發(fā)展有限公司
|
|
|
 與企業(yè)聯(lián)系時(shí)請(qǐng)告知該信息來(lái)自教育裝備網(wǎng)！ |
|
|
產(chǎn)品詳細(xì)介紹DLC9500P24——W4100升級(jí)版
描述：
DLC700024 DLC9000P24是完全新設(shè)計(jì)的系統(tǒng)，主要包括以下特點(diǎn)： ▲ 采用了Virtex-6平臺(tái)XC6VLX240T-1FFG1156，資源非常豐富，比以前版本的性能指標(biāo)有幾何級(jí)別的提高和改善； ▲ 采用了2條 DDR3數(shù)據(jù)緩存功能，可以實(shí)現(xiàn)乒乓操作； ▲ 采用了pcie 1.0 x4或者pcie 2.0 x4傳輸數(shù)據(jù)，尤其是加了pcie驅(qū)動(dòng)功能，支持3到5米pcie 1.0 x4數(shù)據(jù)傳輸； ▲DLP控制板與DMD通信的外部接口只用了1條 LVDS高速連接電纜，長(zhǎng)度為25.4cm； ▲連接器和線(xiàn)纜的修改不會(huì)有任何影響，可支持高達(dá)1Gbps以上的高速LVDS信號(hào)。
規(guī)格參數(shù)系統(tǒng)框圖應(yīng)用領(lǐng)域產(chǎn)品清單
產(chǎn)品概述：
DLC9500P24投影設(shè)備是采用了當(dāng)今先進(jìn)的數(shù)據(jù)處理技術(shù)以及高速接口進(jìn)行設(shè)計(jì)的投影系統(tǒng)，其核心的數(shù)據(jù)收發(fā)、處理與控制單元采用了Xilinx公司資源非常豐富的Virtex-6系列芯片，即XC6VLX240T-1FFG1156 FPGA可編程邏輯器件。DLC9500P24投影設(shè)備比以前同類(lèi)DLP4100產(chǎn)品的性能指標(biāo)有幾何級(jí)別的提高和改善。下圖為DLC9500P24的功能圖。
Figure-1 DLC9500P24Block Diagram
核心組件：
下圖包含了DLC9500P24設(shè)備的最主要組成元件。從下圖可以看出，DLC9500P24設(shè)備可以工作于PCIe模式或者USB模式下，且支持.7和.95兩種DMD設(shè)備。
Figure-2 Key Components
Xilinx Virtex 6 APPSFPGA
上圖紅色線(xiàn)框的風(fēng)扇下面是Virtex-6 FPGA XC6VLX240T-1FFG1156芯片。該芯片用于實(shí)現(xiàn)PCIe接口、DDR3接口、USB接口、通用的GPIO接口以及實(shí)現(xiàn)對(duì)DDC4100（即Virtex-5）芯片的控制與操作。該芯片是整個(gè)DLC9500P24控制板的功能控制與數(shù)據(jù)處理單元，相當(dāng)于設(shè)備的CPU芯片。該芯片支持PCIe與DDR3接口，并且邏輯資源與時(shí)鐘資源豐富，極大地提高了設(shè)備的性能。
產(chǎn)品指標(biāo)和參數(shù)：
●數(shù)據(jù)接口：PCIE2.0、USB2.0
●PCIE2.0接口帶寬：20Gbps 傳輸距離：1m
●DDR3大小：2 x 2GB 800MHz 64bit 最大支持2 x 8GB
●FPGA型號(hào)：Virtex6 XC6VLX240T
●DMD最高顯示幀率16666幀/s 1bit
●251幀/s 8bit
●提供LED光源控制接口，可實(shí)現(xiàn)圖像幀觸發(fā)同步
●支持DLF軟件工具開(kāi)發(fā)包
●板子尺寸：230mm x 94mm
|
|
| 會(huì)員級(jí)別：免費(fèi)會(huì)員 |
| 加入時(shí)間：2018-12-23
|
|
|
在線(xiàn)客服
